Theo thông báo từ TSMC, dòng sản phẩm mới nhất này được phát triển dựa trên nền tảng các chất bán dẫn lớp 1,4 nanomet dẫn đầu ngành từng được công bố vào năm 2025, giúp giảm 6% diện tích bề mặt chip.

 

Nhờ đó, quy trình sản xuất mới này sẽ cho phép tạo ra các thiết kế chip nhỏ gọn hơn, từ đó đáp ứng nhu cầu khổng lồ về năng lực tính toán cho những ứng dụng trí tuệ nhân tạo (AI) thế hệ mới, điện toán hiệu năng cao và các thiết bị di động.

Trước đó, TSMC đã bắt đầu sản xuất hàng loạt bằng quy trình 2 nanomet vào quý IV năm ngoái và đặt mục tiêu khởi động việc chế tạo chip 1,4 nanomet vào năm 2028.

TSMC dự kiến sẽ bắt đầu sản xuất hàng loạt chip 3 nanomet tại nhà máy thứ hai ở tỉnh Kumamoto, phía Tây Nam Nhật Bản vào năm 2028. Trong khi đó, Rapidus Corp. – một liên doanh sản xuất chip của Nhật Bản – cũng đang lên kế hoạch sản xuất hàng loạt chip 2 nanomet từ nửa cuối năm 2027.